设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › IEEE_1800-2005 standard for Systemverilog

123 4 / 4 页下一页

返回列表发新帖

楼主: flexbin

IEEE_1800-2005 standard for Systemverilog

发表于 2008-2-21 16:00:57 | 显示全部楼层

太好了太好了太好了

回复支持反对

发表于 2008-2-22 08:19:22 | 显示全部楼层

好东西谢谢楼主

回复支持反对

发表于 2008-3-30 23:27:47 | 显示全部楼层

好东西

回复支持反对

发表于 2008-4-2 11:04:05 | 显示全部楼层

谢谢楼主发布，收下了！！！

回复支持反对

发表于 2008-4-4 13:42:01 | 显示全部楼层

有用的东东，拿了看看，谢！！！~

回复支持反对

发表于 2008-7-4 23:55:11 | 显示全部楼层

这个不错，刚下了，谢谢！

回复支持反对

发表于 2008-7-5 10:35:22 | 显示全部楼层

dddddddddddddd

ddddddddddddddddddd

回复支持反对

发表于 2008-8-4 22:00:13 | 显示全部楼层

太感谢了

太感谢了

回复支持反对

发表于 2008-8-4 23:00:43 | 显示全部楼层

学语言，IEEE标准还是必不可少的参考资料

回复支持反对

发表于 2008-8-5 08:44:36 | 显示全部楼层

好东西，谢分享。

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 04:32 , Processed in 0.149536 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表