设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › VLSI设计概论和实习(cadence)

1 234 / 4 页下一页

返回列表发新帖

楼主: leisure

VLSI设计概论和实习(cadence)

发表于 2008-9-17 17:53:19 | 显示全部楼层

3q

lou zhu hao ren a

回复支持反对

发表于 2008-9-17 17:54:57 | 显示全部楼层

wao

wao good thing

回复支持反对

发表于 2009-2-9 13:24:38 | 显示全部楼层

很不错，谢谢分享！！！

回复支持反对

发表于 2009-2-12 21:30:44 | 显示全部楼层

謝謝提供

回复支持反对

发表于 2009-2-12 21:32:02 | 显示全部楼层

ok

:Q

回复支持反对

发表于 2009-3-7 06:07:16 | 显示全部楼层

kankan

回复支持反对

发表于 2009-3-7 06:09:05 | 显示全部楼层

thanks

回复支持反对

发表于 2009-3-7 06:10:56 | 显示全部楼层

ding~~

回复支持反对

发表于 2010-8-18 16:19:33 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2011-8-6 22:20:40 | 显示全部楼层

Thanks...

回复支持反对

1 234 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:28 , Processed in 0.110952 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表