设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › HDL Compiler(Presto Verilog)Reference Manual(synopsy ...

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

楼主: fangjingyao

HDL Compiler(Presto Verilog)Reference Manual(synopsys,200809)

发表于 2010-8-26 23:49:41 | 显示全部楼层

digital ic designer 必讀...

回复支持反对

发表于 2010-8-31 12:31:41 | 显示全部楼层

thanks!

回复支持反对

发表于 2010-9-13 18:49:29 | 显示全部楼层

谢谢楼主分享！

回复支持反对

发表于 2010-10-10 00:05:40 | 显示全部楼层

太感谢了

回复支持反对

发表于 2010-10-10 08:21:59 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-11-9 10:30:05 | 显示全部楼层

相当的好啊

回复支持反对

发表于 2010-11-9 10:43:04 | 显示全部楼层

看看瞧啊

回复支持反对

发表于 2010-11-10 03:42:50 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2010-11-10 03:54:32 | 显示全部楼层

thansk for sharing

回复支持反对

发表于 2010-11-11 10:16:04 | 显示全部楼层

谢谢，拿来钻研钻研！

回复支持反对

1 2 3 456 7 8 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 03:19 , Processed in 0.127656 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表