设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 分享好书一本Verilog.Coding.for.Logic.Synthesis.ebook ...
12
返回列表 发新帖
楼主: lishunfang

分享好书一本Verilog.Coding.for.Logic.Synthesis.ebook

[复制链接]
chomepa
发表于 2011-7-20 20:10:21 | 显示全部楼层
感激!
回复 支持 反对

举报

随风而逝123
发表于 2014-10-31 09:34:57 | 显示全部楼层
顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶顶
回复 支持 反对

举报

jimcmwang
发表于 2014-11-9 17:30:13 | 显示全部楼层
Wiley[1][1].Verilog.Coding.for.Logic.Synthesis.rar (943.99 KB)
回复 支持 反对

举报

泡泡ss
发表于 2016-11-24 13:38:51 | 显示全部楼层
回复 1# lishunfang


    先看看
回复 支持 反对

举报

电路图168
发表于 2025-1-9 22:25:56 | 显示全部楼层
THanks!!!!
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 08:39 , Processed in 0.122481 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表