设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › fifo写满时，产生的数据应放哪？
12
返回列表 发新帖
楼主: Lydia_yy

fifo写满时，产生的数据应放哪？

[复制链接]
lab216
发表于 2007-10-30 16:41:20 | 显示全部楼层
1、提高处理速度
2、增加FIFO深度
3、降低数据产生速度
无非这些。
回复 支持 反对

使用道具 举报

发表于 2007-11-3 16:31:23 | 显示全部楼层
谢谢楼上的同学
回复 支持 反对

使用道具 举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-10 07:12 , Processed in 0.070118 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表