设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 有个wishbone总线接入CPU的问题
返回列表 发新帖
查看: 1953|回复: 1

有个wishbone总线接入CPU的问题

[复制链接]
吾要单片机
发表于 2018-6-10 17:48:51 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

×
各位朋友，这个问题困扰我很久了，我发现使用wishbone接入CPU后，CPU取指令和访问RAM时比直接连接ROM/RAM的方式多用1个时钟周期，其原因是wishbone总线需要用寄存器锁定地址线后才输出到从设备，为什么wishbone必须要寄存器锁地址值，不用寄存器锁行不行？通过开关直通输出不是更快、更简单、更直接吗
回复

举报

吾要单片机
 楼主| 发表于 2018-6-12 15:38:46 | 显示全部楼层
已解决
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-25 10:20 , Processed in 0.043239 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表