在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2101|回复: 1

[求助] 解答送500信元 div2,4,8分频电路的实现优缺点分析

[复制链接]
发表于 2018-6-10 10:20:00 | 显示全部楼层 |阅读模式
悬赏500资产未解决
想实现一个2,4,8分频的电路,大家帮忙分析一下他们的 优缺点

Clk_sys为 clk的 2,4,8 分频,想到了有下面两种分频实现方式,大家能给点建议吗,那种电路实现上比较科学,可以从数字电路原理和SDC设定等多个方面来给小弟一些意见。
可能具体电路图实现由一些问题,具体思路就是一个是mux在时钟路径上,一个是mux在data路径上。

方案

方案

发表于 2018-6-10 15:32:01 | 显示全部楼层
只回答一点:从dft角度mux做前端,可以提高覆盖率(dff),无需改动代码功能,只需要模式选择。后者dft要覆盖率提高(dff),可能需要修改你的代码。其他的自己想。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:48 , Processed in 0.074745 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表