设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Book: Joseph Cavanagh-Verilog HDL Design Examples
123
返回列表 发新帖
楼主: sv39933993

[资料] Book: Joseph Cavanagh-Verilog HDL Design Examples

[复制链接]
发表于 2018-6-9 09:12:53 | 显示全部楼层
感谢分享。
回复 支持 反对

使用道具 举报

发表于 2018-6-10 19:20:48 | 显示全部楼层
very good
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cdting
发表于 2018-6-11 02:59:14 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

使用道具 举报

zlhrsy
发表于 2018-10-29 17:23:47 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2018-10-31 08:32:15 | 显示全部楼层
回复 1# sv39933993


    谢谢分享，楼主辛苦了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

cdting
发表于 2018-10-31 08:36:21 | 显示全部楼层
非常感謝~~~
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2018-10-31 14:50:24 | 显示全部楼层
good verilog book.
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-30 16:26 , Processed in 0.125099 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表