设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 硬件设计论坛 › 电路设计论坛(数字/模拟) › 电路设计论坛 › FPGA内部PLL实现倍频与用分离器件搭的锁相环在倍频性能 ...

返回列表发新帖

查看: 4683|回复: 2

FPGA内部PLL实现倍频与用分离器件搭的锁相环在倍频性能上有和差别？

发表于 2007-8-26 01:05:15 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

哪位大侠最好能结合实际项目经验说一下，比如指标上或者特性参数上的区别，小弟项目中就遇到这个问题，谢谢了！！

项目经验, 最好

相关帖子

回复

发表于 2010-7-6 16:20:56 | 显示全部楼层

帮你顶一下！

回复支持反对

发表于 2010-10-11 14:21:51 | 显示全部楼层

怕怕怕怕

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 06:24 , Processed in 0.155693 second(s), 7 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表