设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何为verilog代码加密
123
返回列表 发新帖
楼主: crazy

如何为verilog代码加密

[复制链接]
lxt1020
发表于 2014-7-10 11:17:59 | 显示全部楼层
可以生成可仿真的网表
回复 支持 反对

举报

a304120
发表于 2014-7-11 19:15:29 | 显示全部楼层
使用protect，vcs编译，会产生.vp格式的保护代码。
回复 支持 反对

举报

jeffej
发表于 2016-8-18 12:03:32 | 显示全部楼层
learning !!!
回复 支持 反对

举报

123
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:31 , Processed in 0.093170 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表