在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: nightelf_zl

全数字锁相环的verilog源代码

[复制链接]
发表于 2012-6-20 23:16:20 | 显示全部楼层
yinggaiyouyong,xiexie
回复 支持 反对

使用道具 举报

发表于 2012-7-4 15:21:38 | 显示全部楼层
很好.
回复 支持 反对

使用道具 举报

发表于 2012-9-10 13:21:55 | 显示全部楼层
需要中,多谢楼主
回复 支持 反对

使用道具 举报

发表于 2013-1-13 10:45:07 | 显示全部楼层
DPLL由  鉴相器  模K加减计数器  脉冲加减电路  同步建立侦察电路 模N分频器 构成.

整个系统的中心频率(即signal_in和signal_out的码速率的2倍)
为clk/8/N.  模K加减计数器的K值决定DPLL的精度和同步建立时间,K越大,则同步建立时间长,同步精度高.反之则短,低.
回复 支持 反对

使用道具 举报

发表于 2013-6-14 22:34:06 | 显示全部楼层
正需要这方面的资料,多谢分享了
回复 支持 反对

使用道具 举报

发表于 2013-6-15 12:00:06 | 显示全部楼层
I have no mony
回复 支持 反对

使用道具 举报

发表于 2013-8-7 09:24:45 | 显示全部楼层
多谢楼主分享哈
回复 支持 反对

使用道具 举报

发表于 2014-4-18 05:34:07 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2018-4-28 11:42:07 | 显示全部楼层
共享期望共享期望
回复 支持 反对

使用道具 举报

发表于 2018-5-22 02:11:49 | 显示全部楼层
非常感謝~~~
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 22:10 , Processed in 0.130821 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表