设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通Verilog HDL：IC设计核心技术实例详解

1 ... 65 66 67 686970 71 72 73 / 73 页下一页

返回列表发新帖

楼主: lotus_ee

精通Verilog HDL：IC设计核心技术实例详解

发表于 2010-3-18 11:27:55 | 显示全部楼层

ddddddddddddddddddddd

回复支持反对

发表于 2010-3-18 11:29:45 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

发表于 2010-3-18 11:31:01 | 显示全部楼层

ddddddddddddddd

回复支持反对

发表于 2010-3-18 11:32:04 | 显示全部楼层

ddddddddddddddd

回复支持反对

发表于 2010-3-18 11:33:09 | 显示全部楼层

dddddddddddddddddddddd

回复支持反对

发表于 2010-3-18 11:34:40 | 显示全部楼层

dddddddddddddddd

回复支持反对

发表于 2010-3-18 11:36:32 | 显示全部楼层

dddddddddddddddddddd

回复支持反对

发表于 2010-3-31 09:39:56 | 显示全部楼层

这是一本不错的书

回复支持反对

发表于 2010-3-31 09:41:19 | 显示全部楼层

比较适合新手

回复支持反对

发表于 2010-3-31 10:41:06 | 显示全部楼层

好好学习

回复支持反对

1 ... 65 66 67 686970 71 72 73 / 73 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 03:23 , Processed in 0.137846 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表