设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于VHDL语言的数字锁相环的设计与实现

12 3 / 3 页下一页

返回列表发新帖

查看: 6119|回复: 29

基于VHDL语言的数字锁相环的设计与实现

发表于 2007-7-20 16:13:05 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

基于VHDL语言的数字锁相环的设计与实现

设计, 锁相环

基于VHDL语言的数字锁相环的设计与实现.PDF

167.83 KB, 下载次数: 173 , 下载积分: 资产 -2 信元, 下载支出 2 信元

基于VHDL语言的数字锁相环的设计与实现

相关帖子

回复

发表于 2007-8-8 22:10:24 | 显示全部楼层

Thanks

回复支持反对

发表于 2007-10-3 02:14:10 | 显示全部楼层

xie xie fen xiang hehe

回复支持反对

发表于 2007-10-24 08:46:34 | 显示全部楼层

Thanks

回复支持反对

发表于 2007-10-26 09:49:48 | 显示全部楼层

VHDL能做数字锁相环吗

回复支持反对

发表于 2007-10-26 22:32:26 | 显示全部楼层

谢谢！我看看。

回复支持反对

发表于 2007-10-27 09:29:55 | 显示全部楼层

中国的还是外国的论文？

回复支持反对

发表于 2008-1-11 20:50:46 | 显示全部楼层

tankyou

回复支持反对

发表于 2008-3-10 10:35:19 | 显示全部楼层

ding a!

回复支持反对

发表于 2008-3-22 21:42:32 | 显示全部楼层

dddddddddddddddd

回复支持反对

12 3 / 3 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 11:59 , Processed in 0.181940 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表