[求助] CPLD,FPGA,DSP内部结构

发表于 2018-1-17 22:02:12 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

各位大神，小弟刚入门的硬件设计一枚。今天碰到问题了。然后引出以下疑问:
CPLD,FPGA,DSP的GPIO引脚内部分别是什么样的？通电前和通电后配置端口前后是什么样的状态。
万望解答，不胜感激！！！！

GMT+8, 2025-6-6 16:48 , Processed in 0.107301 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册