设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 资料区 › 集成电路面试必备之可测性设计（下）

12 / 2 页

返回列表发新帖

楼主: nano_dv

[资料] 集成电路面试必备之可测性设计（下）

yuqiufengshanye

发表于 2018-3-3 13:05:06 | 显示全部楼层

谢谢分享，

在这回复是个好习惯

回复支持反对

发表于 2018-3-9 16:13:34 | 显示全部楼层

这是讲述DFT的资料，感谢楼主大大！

回复支持反对

发表于 2018-4-6 07:39:21 | 显示全部楼层

干货，楼主是个大大的好人

回复支持反对

发表于 2020-8-16 19:02:35 | 显示全部楼层

资料内容比较简略

回复支持反对

发表于 2021-1-28 16:10:55 | 显示全部楼层

Thanks a lot

回复支持反对

发表于 2021-2-3 21:56:24 | 显示全部楼层

:):):)

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 19:09 , Processed in 0.143458 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表