设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 求一篇JSSC 2005 6月文章

返回列表发新帖

查看: 2308|回复: 1

[求助] 求一篇JSSC 2005 6月文章

发表于 2017-11-24 15:07:42 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

http://ieeexplore.ieee.org/document/1435600/?reload=true
A 16-bit 65-MS/s 3.3-V pipeline ADC core in SiGe BiCMOS with 78-dB SNR and 180-fs jitter
谢谢

回复

发表于 2017-11-25 17:25:04 | 显示全部楼层

回复 1# rocket_wang

zanchi2005.pdf (1.4 MB , 下载次数: 2 )

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 16:51 , Processed in 0.116908 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表