设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 完整版的Writing_testbenches_using_SystemVerilog
12345678910... 25下一页
返回列表 发新帖
楼主: enjoyIC

完整版的Writing_testbenches_using_SystemVerilog

[复制链接]
无言之约
发表于 2008-3-28 19:56:09 | 显示全部楼层
太谢谢啦，就找它呢。
回复 支持 反对

举报

xuanyuying
发表于 2008-3-28 23:01:43 | 显示全部楼层
顶；；；；；；；；；；；；
回复 支持 反对

举报

xuanyuying
发表于 2008-3-28 23:03:25 | 显示全部楼层
再顶。。。。。。。。。。。。。。。
回复 支持 反对

举报

blueboy433
发表于 2008-3-28 23:42:18 | 显示全部楼层

xiexie

谢谢楼主
回复 支持 反对

举报

blueboy433
发表于 2008-3-28 23:45:20 | 显示全部楼层

xiexie

不够分数了,再顶一次
回复 支持 反对

举报

ssjjcc
发表于 2008-3-29 09:00:32 | 显示全部楼层
It is very good book for testbench
回复 支持 反对

举报

ssjjcc
发表于 2008-3-29 09:16:57 | 显示全部楼层
Good start for validation
回复 支持 反对

举报

jm2000
发表于 2008-3-29 21:09:19 | 显示全部楼层

OK

Student
回复 支持 反对

举报

gezhiwei
发表于 2008-3-30 11:01:24 | 显示全部楼层
真是太好了啊
回复 支持 反对

举报

0xffff
发表于 2008-3-31 08:25:03 | 显示全部楼层
这本书有问题
回复 支持 反对

举报

下一页 »
12345678910... 25下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:12 , Processed in 0.116318 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表