设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 完整版的Writing_testbenches_using_SystemVerilog

1 ... 11 12 13 141516 17 18 19 ... 25 / 25 页下一页

返回列表发新帖

楼主: enjoyIC

完整版的Writing_testbenches_using_SystemVerilog

发表于 2009-12-3 04:39:15 | 显示全部楼层

kankan

回复支持反对

发表于 2009-12-5 17:26:38 | 显示全部楼层

GOOD BOOK!!!!

回复支持反对

发表于 2009-12-5 17:52:45 | 显示全部楼层

谢谢共享!

回复支持反对

发表于 2009-12-13 20:18:33 | 显示全部楼层

初学，thanks！！！！

回复支持反对

发表于 2009-12-13 20:19:49 | 显示全部楼层

thanks！！！！

回复支持反对

发表于 2009-12-14 21:38:25 | 显示全部楼层

等的就是你

回复支持反对

发表于 2009-12-15 00:22:57 | 显示全部楼层

十分感谢，这本书是验证方面非常好的一本啊

回复支持反对

发表于 2009-12-15 14:50:22 | 显示全部楼层

duoxiefenxiang

回复支持反对

发表于 2010-1-5 23:52:16 | 显示全部楼层

Very good

回复支持反对

发表于 2010-1-6 06:16:55 | 显示全部楼层

多谢楼主

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 25 / 25 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 04:54 , Processed in 0.150238 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表