在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 3265|回复: 4

[讨论] 保持时间不足,求解

[复制链接]
发表于 2017-9-9 14:37:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Error: c:/altera/13.1/quartus/eda/sim_lib/cycloneive_atoms.v(4542): $hold( posedge clk &&& reset:680704877 ps, d:680705099 ps, 230 ps )
发表于 2017-9-9 19:30:59 | 显示全部楼层
你的工程的STA分析过了么?
回复 支持 反对

使用道具 举报

发表于 2017-9-17 20:14:42 | 显示全部楼层
you need check all path  from  clk   to d.  and need confirm the STA is clear first.
Maybe you could insert  buffer  to solve hold time issue.
回复 支持 反对

使用道具 举报

发表于 2017-9-17 20:39:46 | 显示全部楼层
thanks
回复 支持 反对

使用道具 举报

发表于 2017-9-28 19:12:01 | 显示全部楼层
这是remove and recovery 的问题, 你能确定这个reset 在工作的时候是静态信号, 不是变化的信号, 这个不影响
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 22:37 , Processed in 0.093266 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表