设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC测试与可测性 › 讨论区 › DFT ATPG debug

返回列表发新帖

查看: 3192|回复: 5

[求助] DFT ATPG debug

发表于 2017-9-6 20:52:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

在做ATPG DRC dubug的时候，通过tessent 打开有DRC Error的电路结构，电路节点处出来0 1 状态，还会有XXX 、SSS状态。XXX状态表示不定态，那SSS表示什么？求大神指点。

回复

发表于 2017-9-7 22:29:37 | 显示全部楼层

表示可以trace通过这个点

回复支持反对

发表于 2017-9-19 13:23:36 | 显示全部楼层

回复 1# 风展位

做DRC時是檢查電路shift mode下能否正常運作
所以SSS是表示shift path是可以scan trace正常的地方

回复支持反对

楼主| 发表于 2017-10-12 13:28:16 | 显示全部楼层

回复 2# web1987

好的，谢谢解答

回复支持反对

楼主| 发表于 2017-10-12 14:51:38 | 显示全部楼层

回复 3# bounty5254

明白了，谢谢解答

回复支持反对

发表于 2017-10-12 19:47:14 | 显示全部楼层

学习一下

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 18:24 , Processed in 0.101536 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表