设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA时钟设计讲解

1 ... 8 9 10 111213 14 15 16 ... 17 / 17 页下一页

返回列表发新帖

楼主: Betray003

FPGA时钟设计讲解

发表于 2010-8-31 14:36:02 | 显示全部楼层

是VHDL的。楼主看完后能给总结一下注意事项就好了，我们需要楼主的经验

回复支持反对

发表于 2010-8-31 15:05:29 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2010-9-1 20:53:58 | 显示全部楼层

很不错的资料

回复支持反对

发表于 2010-9-2 09:55:51 | 显示全部楼层

支持一下！

回复支持反对

发表于 2010-9-2 10:10:34 | 显示全部楼层

值得珍藏

回复支持反对

发表于 2010-9-2 10:47:53 | 显示全部楼层

感谢楼主分享

回复支持反对

发表于 2010-9-2 10:48:38 | 显示全部楼层

Do need it

回复支持反对

发表于 2010-9-2 15:52:15 | 显示全部楼层

做个记号，有钱再来

回复支持反对

发表于 2010-9-2 19:53:40 | 显示全部楼层

kan yi kan!

回复支持反对

发表于 2010-9-2 23:48:49 | 显示全部楼层

下来看看啊

回复支持反对

1 ... 8 9 10 111213 14 15 16 ... 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 04:33 , Processed in 0.129806 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表