在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: yeyazi

[资料] 【首发】数字滤波器的MATLAB与FPGA实现 ALTERAVERILOG版 VHDL版

[复制链接]
发表于 2021-9-9 13:05:07 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2021-9-9 13:07:52 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2021-9-12 21:02:31 | 显示全部楼层

谢谢分享发:):):)
回复 支持 反对

使用道具 举报

发表于 2021-9-12 21:04:57 | 显示全部楼层
thanks for your great share
回复 支持 反对

使用道具 举报

发表于 2021-10-14 14:17:21 | 显示全部楼层
谢谢分享,基于哪个平台的?
回复 支持 反对

使用道具 举报

发表于 2021-10-20 03:22:12 | 显示全部楼层
谢谢分享!
回复 支持 反对

使用道具 举报

发表于 2021-10-20 07:39:50 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2021-10-20 08:24:31 | 显示全部楼层
有没有VHDL版本?
回复 支持 反对

使用道具 举报

发表于 2021-11-18 16:23:31 | 显示全部楼层
没有verilog啊
回复 支持 反对

使用道具 举报

发表于 2021-11-18 16:42:32 | 显示全部楼层
没有verilog 版啊
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-17 20:47 , Processed in 0.106969 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表