设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 多时钟域问题，快时钟对慢时钟采样，设置不正确 ...
12
返回列表 发新帖
楼主: analog大魔头

[求助] 多时钟域问题，快时钟对慢时钟采样，设置不正确

[复制链接]
analog大魔头
 楼主| 发表于 2017-7-22 15:14:54 | 显示全部楼层
回复 10# gaurson 、
QQ截图20170722151548.png
回复 支持 反对

举报

analog大魔头
 楼主| 发表于 2017-7-22 15:31:46 | 显示全部楼层
回复 9# 冲出藩篱


   之前确实忘了添加SDC约束了。现在没有timerequest 的警告了
回复 支持 反对

举报

analog大魔头
 楼主| 发表于 2017-7-22 15:32:42 | 显示全部楼层
回复 10# gaurson


   没有时序警告了。
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:24 , Processed in 0.104817 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表