FPGA 30MHz输出数据数据，如何检测是否正确

18813292959 · 发表于 2017-6-18 00:25:26

您需要登录才可以下载或查看，没有账号？注册

×

RT，请问需要什么工具或方法，逻辑功能已经可以了，要进行板卡级验证

huhoo · 发表于 2017-6-19 11:14:43

不知道楼主是并行总线还是串行总线，通常用近端loopback，远端loopback，如果这俩还实现不了，有逻辑分析仪更好，如果没有就用示波器点上时钟，使能和一位数据线，看时序是否满足

账号		自动登录	找回密码
密码			注册

[求助] FPGA 30MHz输出数据数据，如何检测是否正确