设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › 关于VerilogA语法的中文资料

1 2 3 4 5 67 / 7 页

返回列表发新帖

楼主: 维也纳的edg

[求助] 关于VerilogA语法的中文资料

发表于 2023-4-23 10:26:59 | 显示全部楼层

good,nb

回复支持反对

发表于 2023-5-15 10:16:22 | 显示全部楼层

学习一下

回复支持反对

发表于 2023-5-15 11:24:54 | 显示全部楼层

学习一下，谢谢

回复支持反对

发表于 2023-8-10 13:18:21 | 显示全部楼层

谢谢哈哈哈非常感谢

回复支持反对

发表于 2024-11-1 10:14:14 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2024-11-21 16:09:09 | 显示全部楼层

elwin_huxr 发表于 2017-6-12 17:39
中文简单，英文的详细

THANKS

回复支持反对

发表于 2024-11-22 11:54:11 | 显示全部楼层

感谢分享

回复支持反对

发表于 2025-3-12 18:52:06 | 显示全部楼层

thanks！

回复支持反对

1 2 3 4 5 67 / 7 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 21:16 , Processed in 0.088439 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表