设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › ESD应力下LDMOS器件软失效的分析及优化

返回列表发新帖

查看: 2209|回复: 3

[资料] ESD应力下LDMOS器件软失效的分析及优化

发表于 2017-4-25 18:16:23 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

ESD应力下LDMOS器件软失效的分析及优化.pdf (252.75 KB , 下载次数: 46 )

回复

发表于 2017-4-25 19:07:55 | 显示全部楼层

thanks

回复支持反对

发表于 2020-11-23 22:50:47 | 显示全部楼层

ESD真是博大精深感謝樓主大大分享

回复支持反对

发表于 2024-11-15 12:17:36 | 显示全部楼层

谢谢分享

回复支持反对

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 18:40 , Processed in 0.094004 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表