FPGA PCIe 核 root complex模式

tjpu_wu · 发表于 2017-3-30 13:28:26

近期在调试KC705的FPGA PCIe 核 root complex，模拟仿真时RP 端只能收到EP端返回的CPL和CPLD类型的包，接收不到EP返回的MRD和MWR包，请问怎么解决，谢谢

tjpu_wu · 发表于 2017-3-31 12:16:17

顶一下

tjpu_wu · 发表于 2017-4-5 14:25:02

顶一个

zhangbinsniper · 发表于 2017-4-5 20:17:56

你的物理层收到相应的packet里么？

tjpu_wu · 发表于 2017-4-7 16:29:49

留个QQ方便联系吧，谢谢

tjpu_wu · 发表于 2017-4-27 16:43:42

问题已解决

tjpu_wu · 发表于 2017-5-25 10:57:38

出现这种情况是因为没有配置PCIE的主机端，不管是RC模式还是EP模式，想要相互发送读写TLP包都是需要对主从机端全部配置的

shoreshore · 发表于 2017-5-27 10:29:39

回复 1# tjpu_wu

ding~~~~~~~~~~~~~~~~~~~~~~~~~~~~

qglyj · 发表于 2017-8-25 09:10:34

回复 6# tjpu_wu

楼主能否留下联系方式，有问题请教

sss08_leon · 发表于 2019-4-10 12:30:11

本帖最后由 sss08_leon 于 2019-4-11 19:22 编辑

tjpu_wu 发表于 2017-5-25 10:57
出现这种情况是因为没有配置PCIE的主机端，不管是RC模式还是EP模式，想要相互发送读写TLP包都是需要对主从 ...

账号		自动登录	找回密码
密码			注册

[求助] FPGA PCIe 核 root complex模式