UART问提

as0920

http://xilinx.eetrend.com/blog/7209

这是赛灵思网站提供的UART源码

但是我再clk16x却有很大的疑问

我使用nexys4ddr这块板子 system clock100MHz

其他port我知道用途 但是clk16x我应该怎么用或者接在哪个脚位

runileking

系统时钟接入时钟管理单元，引出一个16倍采样率的时钟，然后接到clk16x就行

as0920

回复 2# runileking


   ## Clock signalset_property -dict { PACKAGE_PIN E3    IOSTANDARD LVCMOS33 } [get_ports {GClk }]; #IO_L12P_T1_MRCC_35 Sch=clk100mhz
create_clock -add -name sys_clk_pin -period 10.00 -waveform {0 5} [get_ports {GClk];

你说的是这个吗 是的话要怎么改
还是要再作一个16倍的除频器?

as0920

回复 2# runileking


   所以我要利用system clock产生一个100MHz*16的信号给clk16x是吗

as0920

推推

eggcar

要接uart速率16倍的时钟进去
比如115200的uart速率，你要接一个115200*16 Hz的时钟