在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2533|回复: 2

[讨论] ddr

[复制链接]
发表于 2017-2-16 07:55:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
32位dq如果只接16位,能否正常读写16位数据,phy初始化能过去吗?
 楼主| 发表于 2017-2-16 08:01:16 | 显示全部楼层
另外,本来32位dq加8位检验位共用一个ck时钟,但是板子上做了三个16bit颗粒,需要三个时钟,这三个时钟该如何产生?在fpga中只接将ck复制两份行吗?ck时钟跑50M
发表于 2017-2-17 11:28:10 | 显示全部楼层
第一,为毛只接16个dq呢?

第二,在pcb上将输出给颗粒的clkp clkn 同时供给3个颗粒,控制信号ce ras cas,  we .... 一堆信号都是这样。注意尽量保持线长一致。

仅仅dq 和dqs不是共用的。  将dq 和dqs 分别接给controller 出来的dq dqs pad即可。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:53 , Processed in 0.106290 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表