设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › DDR PHY标准,规范DDR Controller设计

12 3 4 5 6 7 8 9 10 ... 22 / 22 页下一页

返回列表发新帖

查看: 41001|回复: 219

DDR PHY标准,规范DDR Controller设计

发表于 2007-6-13 00:56:47 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

DDR PHY接口标准,规范DDR Controller设计

DDR_PHY_Interface_v0_9.pdf

472.8 KB, 下载次数: 1404 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子

回复

发表于 2007-9-7 13:54:22 | 显示全部楼层

不错,载一个

回复支持反对

发表于 2007-9-29 21:21:03 | 显示全部楼层

谢谢分享~~~~

回复支持反对

发表于 2007-9-29 21:22:54 | 显示全部楼层

thanks so much

回复支持反对

发表于 2007-10-5 10:21:51 | 显示全部楼层

谢谢,楼主了

回复支持反对

发表于 2007-11-29 16:22:48 | 显示全部楼层

好东西，谢谢了

回复支持反对

发表于 2007-11-30 11:34:23 | 显示全部楼层

thanks

回复支持反对

发表于 2007-11-30 23:21:35 | 显示全部楼层

谢谢分享...

回复支持反对

发表于 2007-12-1 00:16:56 | 显示全部楼层

這真是個好東西啊~~謝謝分享~~~

回复支持反对

发表于 2007-12-7 14:35:30 | 显示全部楼层

XIEXIE

BUCUO

回复支持反对

12 3 4 5 6 7 8 9 10 ... 22 / 22 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 17:41 , Processed in 0.071829 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表