设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › PLL怎么使用veriloga模型，然后加入噪声的数据，得到整 ...
12
返回列表 发新帖
楼主: lwzunique

[求助] PLL怎么使用veriloga模型，然后加入噪声的数据，得到整个环路的噪声？

[复制链接]
lwjee
发表于 2020-11-4 17:40:07 | 显示全部楼层
楼主你好，这个问题有答案吗？
回复 支持 反对

举报

Vanya
发表于 2022-7-25 14:25:30 | 显示全部楼层
thanks a lot
回复 支持 反对

举报

cityblues
发表于 2023-1-12 06:18:21 | 显示全部楼层
有人有verilogA可以分享嗎?
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-13 23:16 , Processed in 0.103366 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表