设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 大量例程

123 4 / 4 页下一页

返回列表发新帖

楼主: 123456_1

verilog 大量例程

发表于 2007-10-12 16:14:58 | 显示全部楼层

我非把你给顶飞了不可,哈哈
感觉FPGA的仿真开发板太贵了，唉～～

回复支持反对

发表于 2007-10-13 23:48:31 | 显示全部楼层

Thanks~

回复支持反对

发表于 2007-10-14 10:37:53 | 显示全部楼层

have a look。。。。

回复支持反对

发表于 2007-10-23 10:41:02 | 显示全部楼层

顶

xxxxxxxxxxxx

回复支持反对

发表于 2007-10-24 22:40:09 | 显示全部楼层

谢谢LZ！！

回复支持反对

发表于 2007-10-26 10:00:56 | 显示全部楼层

例子不错谢谢了

回复支持反对

发表于 2007-10-26 21:55:26 | 显示全部楼层

谢谢！我看看。

回复支持反对

发表于 2007-11-5 13:25:38 | 显示全部楼层

谢谢搂住了~辛苦了

回复支持反对

发表于 2007-12-13 21:41:36 | 显示全部楼层

顶顶顶

回复支持反对

发表于 2007-12-15 00:16:34 | 显示全部楼层

C:\Users\PARADI~1\AppData\Local\Microsoft\Windows\Temporary Internet Files

回复支持反对

123 4 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 10:24 , Processed in 0.142187 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表