[求助] 请教一个纯数字电路实现DAC时verilog怎么写

发表于 2016-11-8 12:49:06 | 显示全部楼层 |阅读模式

您需要登录才可以下载或查看，没有账号？注册

想用纯数字电路实现current output DAC。综合的时候输出端的逻辑冲突给表示成与的逻辑关系了，我想要保持那个逻辑冲突单纯实现连线，求大神指点怎么写这个verilog。

DAC

GMT+8, 2025-5-26 11:49 , Processed in 0.095761 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

账号		自动登录	找回密码
密码			注册