在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: open82977352

[求助] 求教VCS编译单个简单模块就卡死是什么原因

[复制链接]
发表于 2021-4-20 19:11:54 | 显示全部楼层
要么license 问题;要么license 没挂好
发表于 2022-3-28 14:47:47 | 显示全部楼层
学习了。。。
发表于 2022-3-31 10:13:26 | 显示全部楼层
分别加个-sverilog和-timescale 1ps/1ps试试。还不行换个vcs version或换个simulator试试。没报语法错误。

另外你的machine多快。我曾经用了一个慢的machine comple a simple module,结果花了10分钟结束不了,后来换了一个high performance machine (IT说的,我只知道里面有8个CPU),1分钟就好了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 05:24 , Processed in 0.103878 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表