设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog HDL书稿解密

123 4 5 / 5 页下一页

返回列表发新帖

楼主: zxopenwgb

[资料] Verilog HDL书稿解密

楼主| 发表于 2016-10-4 11:28:10 | 显示全部楼层

回复支持反对

发表于 2016-10-6 16:11:00 | 显示全部楼层

下载来看看，顶起来~

回复支持反对

发表于 2016-10-8 10:57:14 | 显示全部楼层

感谢分享。

回复支持反对

发表于 2016-11-23 14:14:22 | 显示全部楼层

感谢楼主的分享，下载下来看看！

回复支持反对

发表于 2016-11-23 17:58:49 | 显示全部楼层

下下来看看

回复支持反对

发表于 2016-11-23 23:02:40 | 显示全部楼层

不知所云，下载下来看看

回复支持反对

发表于 2016-11-24 09:33:23 | 显示全部楼层

多谢分享，下载看看

回复支持反对

发表于 2016-11-25 23:34:38 | 显示全部楼层

学习下，谢谢

回复支持反对

发表于 2017-10-21 21:57:20 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2018-7-15 11:00:16 | 显示全部楼层

thanks

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:22 , Processed in 0.134233 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表