设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog超详细教程

1 ... 19 20 21 222324 25 26 27 ... 35 / 35 页下一页

返回列表发新帖

楼主: zxopenwgb

[资料] Verilog超详细教程

发表于 2021-6-18 12:33:47 | 显示全部楼层

看看有多详细

回复支持反对

发表于 2021-7-3 09:13:40 | 显示全部楼层

看看你的

回复支持反对

发表于 2021-7-23 16:34:42 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-8-1 10:25:07 | 显示全部楼层

谢谢楼主！

回复支持反对

发表于 2021-10-8 13:53:28 | 显示全部楼层

复述下题主资料完整名称：数字集成电路设计入门—从HDL到版图_北大微电子系_于敦山.pdf

回复支持反对

发表于 2021-10-8 17:17:45 | 显示全部楼层

这个写的是真好

回复支持反对

发表于 2021-10-8 23:29:09 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-10-10 16:18:12 | 显示全部楼层

感谢感谢

回复支持反对

发表于 2021-10-10 16:44:59 | 显示全部楼层

thx for sharing

回复支持反对

发表于 2021-10-15 21:45:39 | 显示全部楼层

Thanks!!!

回复支持反对

1 ... 19 20 21 222324 25 26 27 ... 35 / 35 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-10 10:05 , Processed in 0.085446 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表