设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 基于Verilog HDL的通信系统设计（比较全） ...

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

楼主: cniclayout

[资料] 基于Verilog HDL的通信系统设计（比较全）

发表于 2021-5-29 23:50:40 | 显示全部楼层

。。。。。。。。。。。。。。。

回复支持反对

发表于 2021-7-22 15:59:23 | 显示全部楼层

谢谢

回复支持反对

发表于 2021-7-24 10:41:53 | 显示全部楼层

好书，谢谢分享

回复支持反对

发表于 2021-10-30 11:32:57 | 显示全部楼层

非常感谢

回复支持反对

发表于 2022-5-7 14:13:16 | 显示全部楼层

謝謝樓主分享

回复支持反对

发表于 2022-5-11 22:22:00 | 显示全部楼层

thanks

回复支持反对

发表于 2022-7-1 18:14:07 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-7-1 21:33:21 | 显示全部楼层

good kankna

回复支持反对

发表于 2022-7-15 15:53:40 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-7-20 17:53:50 | 显示全部楼层

谢谢

回复支持反对

1 2 3 4 5 678 / 8 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 08:05 , Processed in 0.130138 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表