面试被问到FPGA设计仿真中有没有考虑到信号完备性？请问这是什么意思？

风中飞 · 发表于 2016-9-9 20:43:46

面试被问到FPGA设计仿真中有没有考虑到信号完备性？请问这是什么意思？，后面面试官解释说，比如代码里面有很多if else，你是怎样进行考虑的

wptclcl · 发表于 2016-9-11 19:30:34

设计时考虑完备性：if记得跟else，case记得跟default仿真时考虑完备性：测试信号随机性强并且测试足够长时间，逐层覆盖所有if...else...条件，着重测试边界条件以及错误状态。
（个人理解，请大神补充指正）

账号		自动登录	找回密码
密码			注册

[求助] 面试被问到FPGA设计仿真中有没有考虑到信号完备性？请问这是什么意思？