在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2317|回复: 0

[原创] 例说FPGA连载28:VGA显示驱动子板设计

[复制链接]
发表于 2016-9-5 18:42:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
例说FPGA连载28VGA显示驱动子板设计

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1c0nf6Qc

1.jpg


SF-VGA板载用于驱动VGA显示器的专用D/A转换芯片AVD7123,FPGA通过32PIN连接器驱动ADV7123芯片产生供给VGA显示器的色彩以及同步信号。SF-VIP核心板的FPGA与SF-VGA子板的ADV7123芯片连接的框图如图2.50所示。FPGA产生ADV7123的同步信号以及3组供给ADV7123内部3路并行D/A转换的数字信号,经过ADV7123的这3组VGA色彩数字信号最终转换为0~0.7V的模拟电压送给VGA显示器。而FPGA另外会产生用于同步色彩数据的场同步信号VSY和行同步信号HSY。

2.jpg

2.50 SF-CY3核心与SF-VGA子板模块连接的系统框图

SF-VGA子板的实物图片如图2.51。 3.jpg

2.51 SF-VGA子板实物照片

ADV7123芯片以及外围电路如图2.52所示。它的3路D/A信号实际上都是8bit位宽,但是我们只使用了565的RGB(即5bit的R信号,6bit的G信号,5bit的B信号)输出,所以把不使用的RGB信号都统一接地。用于同步数据传输的有时钟LCD_CLK、转换数据有效控制信号LCD_BLK和补偿同步控制信号LCD_SYN。根据datasheet,实际上LCD_SYN我们无需使用,所以逻辑驱动给他0电平就可以了。而LCD_CLK是和输出的数据总线同步的,根据我们所需要的显示驱动分辨率和刷新率决定,LCD_BLK信号则在数据总线有效时拉高即可。

ADV7123的模拟输出IOR、IOG、IOB信号直接连接到VGA插座上,同时FPGA输出的两个同步信号VGA_HSY和VGA_VSY也直接连接到VGA插座上。

4.jpg

2.52 ADV7123与VGA接口电路

SF-VGA与FPGA引脚定义如表2.9所示。

2.9 SF-VGA与FPGA引脚定义

名称

位置

功能描述

LCD_R0

P1-5

VGA驱动红色数据总线。

LCD_R1

P1-6

VGA驱动红色数据总线。

LCD_R2

P1-7

VGA驱动红色数据总线。

LCD_R3

P1-8

VGA驱动红色数据总线。

LCD_R4

P1-9

VGA驱动红色数据总线。

LCD_G0

P1-10

VGA驱动绿色数据总线。

LCD_G1

P1-11

VGA驱动绿色数据总线。

LCD_G2

P1-12

VGA驱动绿色数据总线。

LCD_G3

P1-13

VGA驱动绿色数据总线。

LCD_G4

P1-14

VGA驱动绿色数据总线。

LCD_G5

P1-15

VGA驱动绿色数据总线。

LCD_B0

P1-18

VGA驱动蓝色数据总线。

LCD_B1

P1-19

VGA驱动蓝色数据总线。

LCD_B2

P1-20

VGA驱动蓝色数据总线。

LCD_B3

P1-21

VGA驱动蓝色数据总线。

LCD_B4

P1-22

VGA驱动蓝色数据总线。

VGA_VSY

P1-26

VGA驱动场同步信号。

VGA_HSY

P1-27

VGA驱动行同步信号。

LCD_CLK

P1-23

VGA驱动数据同步时钟信号。

LCD_BLK

P1-16

ADV7123芯片转换数据有效控制信号。

LCD_SYN

P1-17

ADV7123芯片补偿同步控制信号。





您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:09 , Processed in 0.096339 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表