在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: lygwzy89

[求助] verilog case语句遇到的问题

[复制链接]
发表于 2016-7-12 08:49:16 | 显示全部楼层
楼主你当这是C程序啊
回复 支持 反对

使用道具 举报

 楼主| 发表于 2016-7-12 08:59:27 | 显示全部楼层
回复 11# huster
我就是原先学的C,现在刚开始学的verilog。。。
回复 支持 反对

使用道具 举报

发表于 2016-7-12 11:29:12 | 显示全部楼层
放到always里面去
回复 支持 反对

使用道具 举报

发表于 2016-7-20 16:33:25 | 显示全部楼层
要写成标准的CASE生成语句模式,你那写法是错的,详细百度生成块的写法。。。
回复 支持 反对

使用道具 举报

发表于 2016-7-21 14:48:42 | 显示全部楼层
case语句要么放在initial里,要么放在always里
直接放在module里当然报错
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-14 10:42 , Processed in 0.039083 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表