在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 杰克淡定

[原创] Verilog基本电路设计之一(单bit跨时钟域同步)

[复制链接]
发表于 2022-9-6 15:37:19 | 显示全部楼层
本帖最后由 kl_upc 于 2022-9-6 15:47 编辑


   
yaya126 发表于 2016-6-16 10:07
思考题:
如果两个电平同步模块的输入时完全一样的,也就是说信号线等长,信号相位相同,那么我认为levl_b1 ...


打一拍就搞定了????
发表于 2022-9-8 09:44:23 | 显示全部楼层
好帖 顶顶
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-30 05:38 , Processed in 0.107896 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表