synplify 综合dw fifo报错

masure · 发表于 2016-6-15 17:20:00

[求助] synplify 综合dw fifo报错Design, failed, Error, 如何

Hi，各位大牛我用synplify_premier_dp（2015.03 SP1）综合designware的fifo ip；

采用的方式是：
设置implementation options -> Design Compiler Installation Location（设置DC的安装地址）

但是，综合的时候，发现报error
@I::/eda/synopsys/DC/2012.06-SP5/dw/fpga_ip/dw_foundation/dw_verilog.v
@E: Error in encrypted block
@E: Verilog compiler failed

请教各位大牛，应该如何解决啊？

masure · 发表于 2016-6-15 17:20:39

自己先顶一个

chencsw · 发表于 2016-6-16 13:50:27

license问题?

hitten · 发表于 2021-7-19 11:40:52

兄弟，问题怎么解决的？我也遇到类似问题了

账号		自动登录	找回密码
密码			注册

[求助] synplify 综合dw fifo报错

相关帖子