设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › Design Recipes for FPGAs, Second Edition_ Using Veri ...

1 234 / 4 页下一页

返回列表发新帖

楼主: ab3028

Design Recipes for FPGAs, Second Edition_ Using Verilog and VHDL-Newnes

发表于 2018-10-19 14:47:12 | 显示全部楼层

kkkkkkkkkkkkkkkkk

回复支持反对

发表于 2018-10-21 10:35:43 | 显示全部楼层

谢谢分享好人一生平安

回复支持反对

发表于 2018-11-13 10:00:18 | 显示全部楼层

回复支持反对

发表于 2020-12-29 10:22:15 | 显示全部楼层

good book.

回复支持反对

发表于 2020-12-29 10:58:56 | 显示全部楼层

Thanks

回复支持反对

发表于 2020-12-31 11:47:11 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-7-6 09:17:40 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-7-10 20:54:12 | 显示全部楼层

kankan kankkan

回复支持反对

发表于 2023-6-29 12:55:46 | 显示全部楼层

thanks

回复支持反对

发表于 2025-4-1 14:29:56 | 显示全部楼层

谢谢分享！！！！！！！！！！！！

回复支持反对

1 234 / 4 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 21:46 , Processed in 0.096897 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表