在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 2472|回复: 0

[求助] 求助工艺 mismatch pattern 定义和设计问题

[复制链接]
发表于 2016-5-18 16:23:18 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Foundry 厂提供的mismatch pattern matrix是怎样设计和定义的? 曾经看过他们的layout,比如 5v的I/O MOSFET,就画了多组不同W/L的MOS pair。是否就根据这些pattern matrix抽取 mismatch data,然后提供给analog designer? 他们提供的MOSFET mismatch 的 Vt/idsat 等 sigema 又是如何算的? 谢谢了。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-29 00:42 , Processed in 0.068605 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表