设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Verilog数字VLSI设计教程 PDF+verilog源码

1 ... 4 5 6 7 8910 11 12 13 ... 23 / 23 页下一页

返回列表发新帖

楼主: megaic

[资料] Verilog数字VLSI设计教程 PDF+verilog源码

发表于 2018-12-3 10:12:52 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2018-12-4 16:27:24 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2018-12-13 13:51:39 | 显示全部楼层

感谢分享

回复支持反对

发表于 2018-12-13 13:57:41 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-12-17 22:17:08 | 显示全部楼层

感谢分享

回复支持反对

发表于 2019-1-15 10:07:33 | 显示全部楼层

过来学习学习

回复支持反对

发表于 2019-1-23 12:25:32 | 显示全部楼层

xxfxfxfxxf

回复支持反对

发表于 2019-1-23 18:02:55 | 显示全部楼层

我想学，为什么解压老说解压错误，你们有这个问题么？

回复支持反对

发表于 2019-2-23 20:22:58 | 显示全部楼层

不错不错不错

回复支持反对

发表于 2019-2-24 14:46:50 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 04:41 , Processed in 0.068085 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表