设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 数字信号处理的FPGA实现 PDF+verilog源码
1 ...234567891011... 21下一页
返回列表 发新帖
楼主: megaic

[资料] 数字信号处理的FPGA实现 PDF+verilog源码

[复制链接]
韩辰
发表于 2017-3-17 19:55:11 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

pp_hong
发表于 2017-3-18 09:06:09 | 显示全部楼层
先感谢下！
回复 支持 反对

举报

fpgawuhan
发表于 2017-3-18 14:33:29 | 显示全部楼层
谢谢楼主，感谢楼主
回复 支持 反对

举报

kaxifa
发表于 2017-3-18 19:33:36 | 显示全部楼层
为什么FPGA入不了门？
回复 支持 反对

举报

kaxifa
发表于 2017-3-18 19:34:38 | 显示全部楼层
太贵了
回复 支持 反对

举报

liang1889
发表于 2017-3-19 11:08:37 | 显示全部楼层
资料很好，非常感谢！
回复 支持 反对

举报

tu_yjq123
发表于 2017-3-19 12:51:14 | 显示全部楼层
多谢。。。
回复 支持 反对

举报

Maccurry
发表于 2017-3-20 15:55:15 | 显示全部楼层
回复 1# megaic


   谢谢、、、、、、、、、
回复 支持 反对

举报

tomdong074
发表于 2017-3-23 10:31:10 | 显示全部楼层
louzhhu qiangda
回复 支持 反对

举报

zgene
发表于 2017-3-26 19:36:42 | 显示全部楼层
very good material
回复 支持 反对

举报

下一页 »
1 ...234567891011... 21下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-11 04:30 , Processed in 0.143940 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表