设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › Verilog HDL程序设计实例详解(PDF+源码) 7z格式极限压缩 ...

1 ... 7 8 9 10 111213 14 15 / 15 页下一页

返回列表发新帖

楼主: megaic

[资料] Verilog HDL程序设计实例详解(PDF+源码) 7z格式极限压缩吧

发表于 2022-10-24 10:47:38 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-24 10:56:38 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-10-26 09:52:45 | 显示全部楼层

灰常感谢！！

回复支持反对

发表于 2023-1-19 15:09:08 | 显示全部楼层

kankan

回复支持反对

发表于 2023-2-5 10:37:18 | 显示全部楼层

不错啊

回复支持反对

发表于 2023-2-5 18:12:58 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2023-2-5 18:58:08 | 显示全部楼层

看看

回复支持反对

发表于 2023-2-5 20:25:09 | 显示全部楼层

不错的

回复支持反对

发表于 2023-2-5 20:26:23 | 显示全部楼层

继续看看

回复支持反对

发表于 2023-3-9 09:58:19 | 显示全部楼层

扫描版本不够清晰，看起来费眼睛，定价过高不推荐下载

回复支持反对

1 ... 7 8 9 10 111213 14 15 / 15 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-25 18:58 , Processed in 0.099647 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表