设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 集成电路生产/封装/工艺 › 生产/封装资料区 › VLSI Physical Design From Graph Partitioning to Timi ...

12 / 2 页

返回列表发新帖

楼主: Eric_369

[资料] VLSI Physical Design From Graph Partitioning to Timing Closure

发表于 2019-4-20 14:08:56 | 显示全部楼层

Thanks

回复支持反对

发表于 2019-12-6 15:52:15 | 显示全部楼层

这也太棒了吧~~~~~~

回复支持反对

发表于 2020-10-25 10:30:20 | 显示全部楼层

多谢

回复支持反对

发表于 2021-8-3 21:58:02 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-10-19 10:15:49 | 显示全部楼层

谢谢谢谢

回复支持反对

发表于 2024-1-9 11:02:36 | 显示全部楼层

Thanks a lot!

回复支持反对

发表于 2024-5-14 17:46:25 | 显示全部楼层

感谢

回复支持反对

发表于 2025-1-8 14:13:06 | 显示全部楼层

谢谢

回复支持反对

12 / 2 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 10:08 , Processed in 0.132761 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表