全差分运放的建立时间和压摆率仿真

我不是在笑

   

fzwwj95 发表于 2021-4-30 01:58
我也想知道

唐长文--全差分OP设计中对压摆率的仿真 - Analog/RF IC 设计讨论 - EETOP 创芯网论坛 (原名：电子顶级开发网) -

是的 可以开环仿sr

故梦

我是新人，想请问一下楼主方法三的话阶跃信号的幅度要加到多少？

模拟cmos

   

fzwwj95 发表于 2021-4-30 01:58
我也想知道

请问你们仿真时候都是开环吗 但是不用的话感觉稳不到共模点

wwwcy

开环和闭环仿出来不一样啊...我是加方波测得sr

LDDD1997

   

wwwcy 发表于 2022-7-28 11:58
开环和闭环仿出来不一样啊...我是加方波测得sr

你好，我最近也仿全差分的SR，你觉得哪个办法靠谱啊。

wwwcy

   

LDDD1997 发表于 2022-8-6 23:58
你好，我最近也仿全差分的SR，你觉得哪个办法靠谱啊。

网上搜了一下，开环测闭环测的都有，我感觉开环测SR方便点，建立时间应该是要闭环

但愿长醉不愿醒

首先要搞明白全差分电路SR的计算原理吧，他是vout1,vout2两边的摆率相加的吧，所以开环仿真时，vp加阶跃信号，vn悬空，仿真输出选择vout1-vout2应该就可以了。

闭环仿真的话，就是负输入端和vout2短接，，vp加阶跃信号，仿真输出选择vout1就可以了。