Xilinx FPGA因为congestion跑不完怎么解？

rockban · 发表于 2016-2-25 09:57:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

逻辑规模是ultrascale VU440的40%左右。综合完成，但是mapping一直跑不完，现在估计是congestion问题。report出来很简单，大概知道是哪个模块哪个slice，但是不知道对应的信号和具体逻辑，我们的模块都很大。工具用的是VIVADO。这种情况下怎么办能快点定位问题？Xilinx有没有提供什么工具？多谢

pusher_yxg · 发表于 2016-2-25 13:34:30

用这么大的器件，原厂应该提供技术支持才对吧

账号		自动登录	找回密码
密码			注册

[求助] Xilinx FPGA因为congestion跑不完怎么解？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块